Family list 3 family members for: JP9331068 Derived from 2 applications

1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Inventor: TANAKA NOBUHIRO; FUKUNAGA KENJI Applicant: SEMICONDUCTOR ENERGY LAB

Publication info: JP3545131B2 B2 - 2004-07-21 IP9331068 A - 1997-12-22

2 Method for forming a thin film transistor using an electrostatic shield

Inventor: TANAKA NOBUHIRO (JP); FUKUNAGA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

TAKESHI (JP)

EC: H01L21/33602B; H01L23/60; (+1) IPC: H01L21/205; H01L21/265; H01L21/336

Publication info: US5899708 A - 1999-05-04

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Patent number: JP9331068
Publication data: 1997-12-22

Inventor: TANAKA NOBUHIRO: FUKUNAGA KENJI

Applicant: SEMICONDUCTOR ENERGY LAB

Classifications

-international: H01L21/205; H01L21/265; H01L21/336; H01L23/60; H01L29/785;

H01L21/02; H01L23/58; H01L29/68; (tPC1-7): H01L29/786; H01L21/205;

H01L21/265; H01L21/336

- european: H01L21/336D2B; H01L23/60; H01L29/786A


Application number: JP19960171884 19960611 Priority number(s): JP19960171884 19960611 Also published as:


図S5899708 (A1)

Report a data error here

Abstract of JP9331068

PROBLEM TO BE SOLVED: To avoid the charging of a glass substrate for praviously avoiding tha charging and the electrostatic breakdown of a device element by forming a connecting thin film below an insulating substrate for making the thin film fill tha rola of an elactrostatic shield. SOLUTION: In ordar to manufacture a semiconductor device on an insulating substrate 101, a conductive thin film 5 is formed below the substrate 101 to make the thin film 105 fill the role of an alectrostatic shiald. For example, amorphous silicon films are formed on both upper and lower surfaces of the glass substrata 101 and the surface side of a crystalline silicon film after the transformation from the amorphous sillcon, is patterned to be formed into an insular semiconductor layer 102 as an activa layer. Naxt, the upper surface side of the layer 102 is protected by a resist mask 104 so as to implant the residual silicon film 103 on the lower so as to impear the residual silicon film 103 on the lower surface with impurity ions. Finally, after removing the resist mask 104, a gate insulating film 106, a source region 108 and a drain region 109, atc., are formed and than silicon film 105 is removed so as to complete the thin film transistor.





Data supplied from the esp@cenet database - Worldwide

(51) Int. Cl. *	識別記号	F I			
H01L 29/786		H01L 29/78	623	A	
21/205		21/205			
21/265		21/265		W	
21/336		29/78	618	A	

審査請求 未請求 請求項の数6 FD (全7頁)

(21)出願番号

特願平8-171884

(22) 出願日 平成8年(1996) 6月11日

(71) 出題人 000153878

株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72)発明者 田中 信洋

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 福永 健司

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


(54) 【発明の名称】半導体装置およびその作製方法

(57)【要約】

(修正有)

【課題】 静電気対策を施して半導体装置の製造歩留り を向上させる。

【解決手段】 ガラス基板101上に半導体装置を作製する際に、作製工程の初期段階でガラス基板の下面側に 導電性を有する薄膜105 (例えば、導電性を付与した 珪素膜等)を形成する。この導電性を有する薄膜の静電 シールドとしての機能によりガラス基板が直接的に措電 することがなくなり、ガラス基板の帯電に伴うデバイス 素子の静電破壊を未然に防ぐことが可能となる。



【特許請求の範囲】

【請求項1】絶縁性を有する基板上に半導体装置を作製 する方法において、

前記基板の下面に導電性を有する薄膜を形成する工程を 少なくとも有し、

前記導電性を有する薄膜を静電シールドとして機能せし めることを特徴とする半導体装置の作製方法。

[翻求項2] 請求項1において、導電性を有する薄膜と は導電性を付与する不統物イオンを含んだ珪素膜である ことを特徴とする半導体装置の作製方法。

【請求項3】絶縁性を有する基板上に半導体装置を作製する方法において、

前記基板の上面および下面に珪素膜を成膜する工程と、 前記下面側に成膜された珪素膜に対して導電性を付与す る不純物イオンの注入を行う工程と、

前記半導体装置の完成後に前記下面側の珪素膜を除去する工程と、

を少なくとも有し、

前記下面側に成膜された珪素膜を静電シールドとして機能せしめることを特徴とする半導体装置の作製方法。

【請求項4】請求項3において、珪素膜の成膜方法は減 圧熱CVD法であることを特徴とする半導体装置の作製 方法。

【請求項5】絶縁性を有する基板上に形成された半導体 装置であって、

前記基板の下面には導電性を有する薄膜が形成され、 前記導電性を有する薄膜は静電シールドとして機能する ことを特徴とする半導体装置。

【請求項6】請求項5において、導電性を有する薄膜と は透光性を有する導電膜であることを特徴とする半導体 30 装置。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本明細書で開示する発明は、 静電気対策を兼ね備えた半導体装置の作製方法に関す る。特に、ガラス基板上に形成された薄膜トランジスタ などの薄膜半導体を用いた半導体装置の作製方法に関す る。

[0002]

【従来の技術】 静電気の帯電現象(接触帯電、摩擦帯電、列離帯電等) により、絶縁材料等が時には数十k V もの高い帯電を示すことがあり、その周辺には強い電磁界が生じることが知られている。金属材料等の専電体

は、この様な環境に置かれると表面に誘起電荷を生じたり、金属材料内での極性分離を起こしたりして静電気故電(ESD:electrostatic discharge)の原因となる危険性に曝される。

【0003】ところが現状では、半導体産業が急速に発展する一方で半導体工場における静電気対策の不備が指 る。ガラス基 接されている。静電気対策とは、即ち静電気放電(ES 50 不導体である。

2 D) によるデバイス素子の静電破壊等を防止するための 対策である。

【0004】その理由は、静電気対策について未だ不明 瞭な問題が多く残されていることと、静電気対策を施す ためにはかなり大がかりな環境作りが必要であり、その ための設備投資が経営者にとっては大きな経済的負担と なってしまうことである。

【0005】以上の理由から、どうしても静電気対策は 簡易なものに留まる上、管理者の知識不足から効果的な 10 対策が施されていないことが多いと言われる。一般的に 施される静電気対策としては、大別すると、帯電体を接 地して電荷を速やかに漏決させる方法と放射イオンによ り帯電体の電荷を中和する方法がある。.

【0006】例えば、除電対象物が静電気的に導体(一般的には1.0×10 $^{\circ}$ Ω m 以下)である場合には接地による方法が有効である。また、対象物が移動していたり不導体(一般的には1.0×10 $^{\circ}$ Ω m 以上)である場合にはブラスまたはマイナスイオンにより中和する方法が有効である。

【0007】この理由を図3を用いて説明する。図3 (A) は薄電体(金属等)が帯電した状態を示している。この場合、外部電界の影響がないとしたら帯電した電荷の強さも極性も均一となる。しかし、図3(B)に示す様に、不導体(ガラス等)が帯電すると、電荷の強さも極性も異なるものとなってしまう。これは導電体における電荷の高い移動性と不導体における電荷の非移動性による。

[0008] また、図3(C)に示す様に帯能した導電 体が接地されれば一気に電荷を失い、導電体は除能され る。しかし、図3(D)に示す様に不導体は接地されて も電荷の移動が極めて遅いため除電にはかなりの時間が かかるか、場合によっては実質的に除電されないといっ たことがある。

【0009】そのため不謀体が帯電した場合、接地して の除電は効率が悪いのでプラスに帯電した領域はマイナ スイオンで中和し、マイナスに帯電した領域はプラスイ オンで中和する必要が生じるのである。

【0010】イオンにより中和する方法としては、コロナ故電を利用して空気中の例えば窒素成分の分子を電気量の変化によってプラスまたはマイナスの極性を持つイオンに変化させ、空気中に両極性イオンをサーに散布させる方法が一般的である。このための装置はイオナイザーと呼ばれ、一般的に普及している。

【0011】最近の半導体産業では、アモルファスシリコン薄膜を用いた薄膜トランジスタ(TFT)から低温ポリシリコン薄膜を用いたTFTへと開発の流れが移りかわりつつあり、それに伴って安価なガラス基板上に半導体回路を形成する技術の需要がさらに増してきている。ガラス基板は言うまでもなく絶縁性を有しており、不適低である。

【0012】そして、半導体装置の製造過程の中で接触 帯電、摩擦帯電、剥離 (分離) 帯電等の様々な原因によ りガラス基板は帯電する。さらに、ガラス基板に蓄積し た電荷は電磁界を形成し、絶縁された導電体(例えば、 ガラス基板上に形成された配線など) に電荷を誘起させ る。この誘導電荷がESDを生じるのに十分なほど誘起 されると、放電時にデバイス素子を損傷させることにな

【0013】従って、ガラス基板の除電が必須項目とな るのだが、ガラス基板が不導体である以上、イオナイザ 10 た珪素膜を得ることができるため有効である。 ーによる電荷の中和に頼る以外に効果的な除電方法がな かった。実際、各社ではクリーンルーム内の各所にイオ ナイザーを配置して室内全域に静電気対策を施したり、 基板毎に除電プロー等を行って帯電した電荷を除去する 方法が採られている。

【0014】しかしこの方法は両極性イオンの発生量の バランス制御が難しく、パランスが崩れると逆に除電対 象物を過剰なプラスまたはマイナスの電荷でもって帯電 させてしまうことにもなりかねないという問題がある。 【0015】また、コロナ放電を起こすイオナイザーの 20 電極針は、汚れや電触変形によって性能の劣化を生じる ためメンテナンス管理が必要であり、恒久的な静電気対 策としてはコスト的にも簡易な手段とは言えないのが現 状である。また、電板針に終電気により集まったゴミが クリーンルームのゴミの発生順となる例も報告されてい **ప**.

[0016]

【発明が解決しようとする課題】本明細書で開示する発 明は、簡易な静電気対策を施した環境で半導体装置を作 製し、製造歩留りを向上させる技術を提供することを課 30 頭とする。

[0017] .

【課題を解決するための手段】本明細書で開示する発明 の構成は、絶縁性を有する基板上に半導体装置を作製す る方法において、前記基板の下面に導電性を有する薄膜 を形成する工程を少なくとも有し、前記導電性を有する 薄膜を静電シールドとして機能せしめることを特徴とす る。

【0018】上記導電性を有する薄膜としては、金属ま たは金属化合物を主成分とする薄膜や導電性を付与する 40 不純物イオンを含んだ半導体薄膜などが挙げられる。特 に、半導体薄膜として珪素膜を用いると基板の上面側

(薄膜トランジスタの活性層を構成する) および下面側 (静電シールドとして活用する) に同時に成膜すること が可能であるので、特に成膜工程を増やすことがない利 点がある。

【0019】即ち、他の発明の構成は、絶縁性を有する 基板上に半導体装置を作製する方法において、前配基板 の上面および下面に珪素膜を成膜する工程と、前記下面 イオンの注入を行う工程と、前記半導体装置の完成後に 前記下面側の珪素膜を除去する工程と、を少なくとも有 し、前記下面側に成膜された珪素膜を静電シールドとし て機能せしめることを特徴とする。

[0020] また、珪素膜の成膜方法はプラズマCVD 法であっても減圧熱CVD法であっても良い。なお、減 圧熱CVD法によると、現状の装置構成のままでも基板 を浮かした状態で支持する構成とすれば、その成膜機構 の特徴により上面、下面に拘わらず緻密で密着性に優れ

【0021】また、他の発明の構成は、絶縁性を有する 基板上に形成された半導体装置であって、前記基板の下 面には導電性を有する薄膜が形成され、前記導電性を有 する薄膜は静電シールドとして機能することを特徴とす

【0022】この場合、静電シールドとして機能する薄 膜は半導体装置が完成した後も除去する必要のない透光 性を有する導電膜(透明導電膜)が望ましい。透明導電 膜としてはITO膜に代表されるインジウムやスズの酸 化物を主成分とする金属化合物が一般的である。

[0023]

【発明の実施の形態】ここで本発明を実施する形態の一 例を図1を用いて説明する。 具体的には、ガラス基板と に薄膜トランジスタを形成する際に、本発明を実施する 場合の形態を示すことにする。

【0024】絶縁性表面を有するガラス基板101に対 して、後に薄膜トランジスタの活性層を構成する珪素膜 を成膜する際に、ガラス基板101の上面側および下面 側の両方に成膜を行う。

【0025】そして本発明では下面側に成膜された珪素 膜103に対して不純物イオンの注入を行い、導電性を 付与した珪素膜105として、後工程における静電シー ルドとして活用する。

【0026】上記構成でなる本発明について、以下に記 載する実施例でもって詳細な説明を行うこととする。 [0027]

【実施例】

[実施例1] 本実施例では、ガラス基板上に薄膜トラン ジスタを形成する作製過程において、静電シールドとし て導電性を付与した珪素膜を用いる場合の例を示す。説 明には図1を用いる。

【0028】図1 (A) において、101で示されるの は絶縁性を有する基板であり、本実施例ではガラス基板 を用いる。なお、ガラス基板101の表面には図示した い酸化珪素膜が成膜されている。この酸化珪素膜は、ガ ラス基板101とデバイス素子との間のバッファ層とな

【0029】次に、後に蘇膜トランジスタの活性層を構 成する図示しない珪紫膜を成膜する。成膜する珪素膜は 側に成膜された珪素膜に対して導電性を付与する不純物 50 非晶質珪素膜であっても結晶性珪素膜であっても良い。

本実施例では非晶質珪素膜を減圧熱CVD法により1000 Aの厚さに成膜する。

【0030】また成膜の際、基板101は下面の関4点をブッシャーピンによって支持された状態で成膜されるので、上面のみならず側面および下面にも同じ膜質の非晶質珪素膜を成膜することが可能である。

【0031】次に、本実施例では図示しない非晶質珪素 膜を結晶性珪素膜へと変成させる。この結晶化工程は公 知の加熱処理やレーザーアニール処理を用いれば良い。 そして、得られた結晶性珪素膜の上面関をパターニング 10 して、ドライエッチング法により活性層となる島状半導 体層102を形成する。

[0032] このドライエッチング工程の際、ガラス基板101の側面に存在した珪業膜もブラズマに曝されるためエッチング除去され、島状半導体層103以外にはブラズマに曝されないガラス基板101の下面のみに珪素膜103が残存する。こうして図1(A)の状態が得られる。

【0033】そして、図1(B)に示す様に、このガラス基板101の下面に残存した珪素酸104に対して一20 場電性を付与する不純物イオン(例えば、リンまたはポロンイオン)の注入を行う。なお、イオン注入の際、ガラス基板1010上面側はレジストマスク104で保護しておく。

【0034】こうして珪素膜103に対して導電性を付与した状態を得る。この様にして導電性を付与した珪素 膜105は、この先の後工程において静電シールドとして機能することになる。

[0035] 図1 (B) に示す状態が得られたら、レジストマスク104を除去した後、公知の作製工程に従っ 30 ボガラス基板101の上面側に、ゲイト軽軽106、ゲイト軽極107、ソース領域108、ドレイン領域109、チャネル形成領域110、層間絶縁膜111、ソース電極112、ドレイン電極113を形成する。

[0036] この様にして、目的の薄膜トランジスタが 完成したら、静電シールドとして機能させた導電性を付 与した珪素膜105を除去して、図1(C)に示す構造 を有する薄膜トランジスタが完成する。

[0037] なお、公知の技術において静電シールドとして機能する珪素膜105が除去されてしまう様な工程 40 は避けなければならない。本実施例では島状半導体層102の形成以外に珪素膜をエッチングする工程を含まない様な工程を採用した。

【0038】また、本実施例は説明のため最も簡単な構造のプレーナ型薄膜トランジスタを例としたが、どの様な構造の薄膜トランジスタであっても本発明が応用できることは言うまでもないことである。従って、目的に応じて画薬用またはドライバー用の薄膜トランジスタを作製したり、逆スタガ型の薄膜トランジスタを作製する場合においても本発明は実施可能である。

【0039】以下に、上記薄膜トランジスタの作製過程 において、導電性を付与した珪素膜105の静電シール ドとしての機能がどの様なものであるかを説明する。な お、実際の静電気の挙動は複雑で不明瞭な部分も多いた か、摸式的に静電シールドの機能を説明するだけに留め る。

【0040】従来例で述べた様に、物体同士が接触した 時、膵療した時、剥離(分離)した時にはいずれの場合 においても電荷の移動が生じて静電気が発生する。どち らの物体が正・負(プラス・マイナス)どちらに帯電す るかは、帯電現象が複雑なパラメータに依存するため一 仮には決定しない。ここで表1に示すのは、半導体装置 製造工程において一般的に見られる異なる物体同士の間 に生じる帯職傾向を示す離壊帯電系列である。

[0041]

【表 1 】

正 + 空気

人の手

ガラス

ナイロン

アルミニウム

ポリエステル

貸鉄

硬質ゴム

ニッケル、銅

銀

ブラス、ステンレス

アクリル

ポリエチレン

ポリプロピレン

PVC、塩化ビニル

シリコーン

台 - テフロン

【0042】この様な状況において、薄膜トランジスタの作製過程の中でガラス基板は様々な他の物体と接触する。他の物体とは、例えばCVD装置のアルミ合金製ステージであったり、ガラス基板を搬送するテフロン製キャリアであったりする。

【0043】例えば、上述の様なガラス基板とアルミ合 会製ステージの組み合わせでは、摩擦帯電系列によると ガラス基板がプラスに帯電して、アルミ合金製ステージ 50 がマイナスに帯電することが予想されるが、厳密には様 々な因子が絡んで逆極性に帯電するといった事も起こり

【0044】ここでは帯電の様子を模式的に図2を用い て説明する。なお、図2は物体同士が接触した後に再び 雕され、剥離帯電を生じた時の状態を表している。ま た、この時、接地されている導電体は直ちに電荷を失う と考えて良い。

【0045】図2(A)に示す様に、ガラス基板201 とアルミ合金製ステージ202とが剥離すると、剥離帯 電によりガラス基板201およびステージ202がプラ 10 204を接触しておくことでガラス基板201への物質 スまたはマイナスに帯電する。なお、ステージ202 は、図2(A)では接地してあるので誘起された電荷は 直ちに失われるが、ガラス基板201内には電荷が残留 してしまう。

【0046】厳密には、ガラス基板201は不導体であ るので図3 (B) に示した様にその電荷の強さおよび強 度の分布は複雑である。また、帯電体の内部の電荷は相 互に打ち消し合うので、通常表面のみが帯電していると 見なされる。しかし、ここでは単純化のために帯電した 物体を全体的に色付けして識別することにする。

【0047】この場合、ガラス基板201が帯電すると その静電誘導作用によりガラス基板201上の配線20 3も帯電する。配線203に帯電する範荷量は、ガラス 基板201が帯像する電荷量に大きく影響される。

【0048】以上の様なガラス基板への帯電現象は莎膜 トランジスタの作製過程の至る所において行われ、その 電荷量により形成される電磁界の強さが変化し、その電 磁界が引き起こす静電作用により限界以上の電荷が配線 内に誘起された時、放電現象と共に配線、即ちデバイス 素子の破壊が生じるのである。

【0049】一方、図2 (B) に示すのは本発明を実施 した場合の例である。この場合、アルミ合金製ステージ 202と直接接触することになるのは導電性を付与した 珪素膜204であり、両者の間で剥離帯電が生じる。

【0050】この場合、導電性を付与した珪素膜204 は帯電するが、ガラス基板201は殆ど帯電しないと考 えられる。なぜならば、ガラス基板201 (正確には珪 素膜204) とステージ202との剥離(分離)が行わ れる時、通常珪素膜204はブッシャーピンや搬送アー ム等の基板搬送機構の一部と接触しており、それらの搬 40 送機構を接地しておけば電荷の蓄積が生じないからであ **あ**-

【0051】また、図2 (C) に示す様に接地していな いステージや高分子ポリマー等でコーティングされた電 極などの非導電性の電極205は、イオンプロー等によ る中和を行わない限り常に帯電した状態となっている。 【0052】この様な場合、本発明の構造ではガラス基 板201の下面に導電性を有する珪素膜204が存在す るため、珪素膜204が静電遮蔽を行う静電シールドと

できる。

【0053】ここで言う静電遮蔽とは、帯電体と物体と の間に導電体を挟み込んだ時に、帯電体の静電作用がそ の物体に及ばなくなる現象を指す。この現象自体は既に 参考書等に報告されている。

[0054]以上に示した様に、本実施例によればガラ ス基板201の下面に具備した導電性を有する珪素膜2 0.4によってガラス基板201が直接的に帯電すること を避けられる。即ち、静電気の発生する工程中は珪素膜 を防ぐことが可能である。また、帯館体の上にガラス基 板201を載せる必要が生じる場合などにおいても、珪 素膜204が静電シールドとして機能するのでガラス基 板201の帯電を防ぐことができる。

[0055]また、従来の様に除電プローによる静電気 の中和を行う場合、その除電時間が数秒/枚でかかるの に比べ、本発明は通常の作製工程を実施する間に除電が 行われているので工程時間 (タクトタイム) の短縮に寄 与する.

【0056】 [実施例2] 実施例1では、活性層を構成 する珪素膜の成膜と同時にガラス基板の下面にも珪素糖 を成膜し、導電性を付与した状態として静電シールドと して利用する例を示した。しかし、他の簒奪性を有する 藤膜(例えば金属または金属化合物を主成分とする藻 膜)、であっても静電シールドとして機能させることがで

【0057】ただしこの場合、薄膜トランジスタの形成 過程において静電シールドとして機能する導電性強膜が エッチングされないことが望ましい。脚原を予め回くし ておけば対処できるが、効率的な方法とは言えない。 30

【0058】本実施例が示す様に金属または金属化合物 を主成分とする材料を静電シールドとして活用した場 合、導筆率が大きいので接地した時の除電が非常に使や かに行われるという利点を有する。

【0059】 〔実施例3〕 本実施例では薄膜トランジス 夕の作製過程において静電シールドとして ITO (Indi um Tin Oxide) 膜に代表される透光性を有する導面膜

(透明導電膜) を利用する例を示す。ただし、作製過程 において透明導電膜をエッチングする様な成分元素 (特 に塩素など) をその組成に含有するエッチャントを用い ないことが重要である。

【0060】ガラス基板上の薄膜トランジスタでもって 駆動する液晶ディスプレイの作製に本発明を応用した場 合、透明導電膜は透光性を有するので液晶ディスプレイ として完成した後も特に除去する必要がないという利点 がある。

[0061]

【発明の効果】本発明を実施することでガラス基板と他 の物体とが直接接触することがなくなる。そして、導電 して機能し、ガラス基板201の帯電を防止することが 50 性を有する珪素膜204を静電シールドとして具備する

ことでガラス基板の帯電を防止し、ガラス基板の帯電に よって引き起こされるデバイス素子の帯電およびそれに 起因するESD(静電気放電)による静電破壊を未然に 防ぐことが可能である。

【図面の簡単な説明】

【図1】 薄膜トランジスタの作製工程を示す図。

【図2】 静電シールドの効果を説明するための図。

【図3】 物体の帯電状態を説明するための図。

【符号の説明】

101 ガラス基板

102 島状半導体層


103 ガラス基板の下面側の非晶質珪素膜

レジストマスク 104

導電性を付与した珪素膜(静電シール 105

F)

[图1]



[図2] L 205 (C)

[図3]

